# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-169537

(43) Date of publication of application: 04.07.1989

(51)Int.Cl.

G06F 9/34 G06F 9/30

(21)Application number: 62-333875

(71)Applicant: FUJITSU LTD

(22)Date of filing:

24.12.1987


(72)Inventor: KUBO YOSHIHIRO

#### (54) MICROPROCESSOR

#### (57)Abstract:

PURPOSE: To practically increase the number of instruction sets, to shorten the length of an operation code and to increase a processing speed by providing the title microprocessor with a data length register for storing information indicating data length to be processed by an instruction.

CONSTITUTION: The data length register 4 stores information indicating data length to be processed by an instruction and its contents, for example, are rewritten by an exclusive instruction or the like. An instruction decoder 2 decodes the contents of an instruction register 1 by referring to the contents of the register 4. Thereby, only one instruction code may be prepared for one operation for plural operands with various data lengths. Since the practical number of instructions can be increased and the addition of a code for distinguishing the data length to an instruction code is unnecessary, a program having more processing contents can be stored in a ROM of the same size even when an operation code is shortened. In addition, the processing speed can be increased.



#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

## ⑩ 日本国特許庁(JP)

⑪特許出願公開

# 四公開特許公報(A)

平1-169537

⑤Int.Cl.⁴

識別記号

庁内整理番号

❸公開 平成1年(1989)7月4日

G 06 F

9/34 9/30 3 2 0 3 5 0 A-7361-5B G-7361-5B

審査請求 未請求 発明の数 1 (全6頁)

図発明の名称

マイクロプロセツサ

②特 願 昭62-333875

**20出 願 昭62(1987)12月24日** 

**砂発明者 久** (

良 弘

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑪出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

20代 理 人 弁理士 井桁 貞一

明 細 組

1. 発明の名称

マイクロプロセッサ

2. 特許請求の範囲

命令コードを記憶する命令レジスタ(1)と、 記憶された狭命令コードを解読する命令デコー ダ(2)と、

解洗結果に基づいて命令を実行するための各種 初御信号及びタイミング信号を出力するコントローラ(3)と、

を有するマイクロプロセッサにおいて、

接命令によって処理すべきデータ及を示す情報を記憶するデータ及レジスタ(4)を付設し、 接命令デコーダ(2)は、接データ及レジスタ (4)の内容を参照して接命令レジスタの内容を 解読することを特徴とするマイクロブロセッサ。

3. 発明の詳細な説明

- [目次]

MY 195

産業上の利用分野

従来の技術

発明が解決しようとする問題点

問題点を解決するための手段(1図)

作用

実 施 例

一事集例

他の実施例

発明の効果

[概要]

マイクロプロセッサに関し、

命令セットの数を実質的に多くし、しかも、オペレーションコード及を短かくして処理速度を高速にすることを目的とし、

命令コードを記憶する命令レジスタ(1)と、 記憶された故命令コードを解説する命令デコー ダと、解説結果に基づいて命令を実行するための 各種制御信号及びタイミング信号を出力するコン トローラと、を有するマイクロプロセッサにおい て、 該命令によって処理すべき データ 長を示す情報を記憶する データ 長レ ジスタを付扱し、 該命令 デコーダは、 該データ 艮レ ジスタ の内容を参照して 該命令レ ジスタ の内容を 解読するように構成する。

#### [産業上の利用分野]

本発明は処理データ長の種類を指示するデータ 長レジスタを備えたマイクロブロセッサに関する。

#### [従来の技術]

マイクロプロセッサ(以下、MPUという。) には次のことが要求される。

①命令セットの数を多くして、各租処理が少ステップで行えるようにすること。

②オペレーションコード長を短くして、オブジェクトサイズを小さくし、かっ、処理速度を高速にすること。

この①の要求を満たそうとすると、オペレーションコード長が長くなり、②の要求に反する。また、

②の要求を満たそうとすると、命令セットの数が 限定され、①の要求に反する。

このような問題点は、特に4ピットや8ピット 等の短語長MPUにおいて重大である。

②の要求を満たすべく、例えば秘でのオペレーションコードを1 語長にすると、4 ピットMPUの場合には命令セットの数が1 6 個に制限され、8 ピットMPUの場合には2 5 6 個に制限される。

本発明の目的は、上記問題点に鑑み、命令セットの数を実質的に多くでき、しかも、オペレーションコード長を短かくして処理速度を高速にすることができるマイクロブロセッサを提供することにある。

#### [問題点を解決するための手段]

第1図は本発明の原理説明図である。

図中、1は命令レジスタであり、命令コードを記憶するもの、2は命令デコーダであり、故命令コードを解決するもの、3はコントローラであり、抜解洗結果に基づいて致命令を実行するための各

種 制 御 信号及び タイミング 信号を A L U 、 アキュームレータまたは各種レジスタ 等の 構成要素に対し 出力するもの、 4 はデータ 長レジスタであり、 故 命令によって 処理すべき データ 及を示す 情報を 記位するものである。 データ 及レジスタの内容は、 例えば専用の命令により 遊き換えられる。

故命令デコーダ2は、 旗データ長レジスタ 4 の 内容を参照して旗命令レジスタ 1 の内容を解説する。

#### [作用]

プログラム作成の際には、データ長レリスタ4の内容を、処理すべきデータ長に応じ、イニシャライズルーチンにおいて、予め設定しておき、その後は、この設定値を変更する必要が無い限り、データ及をなんら考慮することなくプログラムを作成する。

このプログラムの実行の際には、例えばデータ 長を設定する命令コードが解認されると、コント ローラ3からの制御信号及びタイミング信号に基 ゴいてデータ長レジスタ4の内容がこの設定値に 書き換えられる。その後、データ長が関係した命令、例えば転送命令、加算命令または誠算命令等 については、この設定されたデータ長のアキュー ムレータ、レジスタまたはメモリが操作される。

ここで、マイクロブロセッサの処理対象として のデータには、ピット、ニブル、バイト、ワード、 ・・・というように多数のデータ長のものがある。

従来のマイクロブロセッサでは、1つのオペレーションに対しデータ長の種類の数だけの命令を設けていたので、同種の命令が多数存在し、変質的な命令の数は少なかった。しかし、本発明では、このうえ、データ長を区別するためのコードを命令コードの中に設ける必要がないので、上記①及び②の要求を満足させることができる。

例えば、 富士 通製、 型式 M B 8 9 7 0 0 の 8 ビットワンチップマイクロコンピュータに 本発明を 適用すれば、 2 5 6 個の 1 バイト命令の内、 4 4 個 6 省略することができ、したがって、 多バイト命

令を「バイト命令にし、かつ、従来は命令コードを割り当てることができなかった命令を追加することもできる。しから、このような命令に対してらデータ及レジスタの内容との組み合わせが考えられるので、実質的には44個よりはるかに多い「バイト命令を追加できることになる。

なお、一般的に、マイクロプロセッサが適用される制御対象や演算対象等によって、主にまたは常に8ピットデータを用いたり、主にまたは常に16ピットデータを用いたりするので、データ及レジスタの内容を1回設定しておけば、その後はほとんど音音換える必要がない。

したがって、オブジェクトサイズも小さくできる。

#### [実施例]

#### ( A ) 一 実 施 例

第2回は本発明が適用されたワンチップマイクロコンピュータの要部プロック図である。

図中、1は命令レジスタであり、ROM5に格

納されたプログラムの内、 図示しないの合うのよう カウンタにより 指定された アドレスの合命の 実行が 取り出されて これに 格納され、 この命命のの実行が 終了するまで 政命令 フードを保持するものの、 2 は命令 デコーグであり、 命令レジスタ 1 に格 めいしいる 命令コードを 解 続するもの 、 3 は コク 信 で いる 命令 アコー ダ 2 に 最 る れる クロ は 保 に ひ と な を で の 会 の の 実 行に 必 要 本に 供給する もの で ある・

介しアキュームレータ 9 0 0 R 0 ~

4 はデータ及レジスタであり、オペランドのデータ及を配位するものである。

ここで、このワンチップマイクロコンピュータは 8 ピットマイクロコンピュータであり、汎用レ ジスタアレイ 7 の各々は 8 ピット標成であり、ア キュームレータ 9 、テンポラリアキュームレータ 1 2 及びテンポラリレジスタ 1 3 は 1 6 ビット構成であるとする。また、汎用レジスタ R。~ R,はそれぞれ独立に使用することができるとともに、汎用レジスタ R。と R。 と R。 、 R。 と R。 、 R。 と R。 、 R。 と R。 、 R。 と R。 な ア に し て 1 6 ビット 構成のレジスタとしても使用できるものとする。

命令セットの中には、データ及レツスタ4の内容を書き換える命令があり、この命令は主にイインシャライズルーチンにおいて用いられる。この命かROM5から取り出されて命令レジスターにおかった。とのの処理におけるオペランドのデータ及が設定される。

設も簡単な場合として、データ及レジスタ4が第3図(A)に示す如く、Iビットにより構成されている場合を説明する。

このデータ及レジスタ 4 a が 0 の 場合には、 汎 用レジスタ R 。~ R ,はそれぞれ独立の 8 ビットレ **ジスタとして用いられる。** 

データ及レジスタ4。が!の場合には、上記の如くペアレジスタとして用いられ、例えば汎用レジスタR。を指定すると、R。とR。とが接続された!6ビット構成のペアレジスタが用いられる。

したがって、例えばアキュームレータ 9 と汎用 レジスタ R。との加算命令(1 パイト命令)

\*ADD A.R.\*がROM5から命令レジスタ1に取り出された場合には、命令デコーダ2は、データ長レジスタ4の内容が0のときはアキュームレータ9の下位8ビットと汎用レジスタR。との加算命令であると解説してその結果をコントローラ3へ供給する。コントローラ3は、アキュームレータ9の下位8ビットをテンポラリレジスター3の内容をテンポラリレジスター3の下位8ビットへ移送させ、次にALU14を制御してテンポラリアキュームレータ12の内容とテンポラリレジスター3の内容を加算させ、たの演算結果を、内部データバスDBを介して、

アキュームレータ9へ移送させる。

また、上記1パイト命令 \* ADD A.Re\* ににいて、データ及レジスタ 4 の値が1 の場合には、命令デコーダ 2 はアキュームレータ 1 2 と汎用レジスタペア R。、R。との1 6 ビット加算命令である。スタペア R。、R。との1 6 ビット加算命令である。コントローラ 3 はアキュームレータ 9 の谷 をテンポラリアキュームレータ 9 の内容をテンポラリアキュームローフ 1 2 の内容をデンポラリンポラリアキュームレータ 1 2 の内容をデンポラリンポラリアキュームレータ 1 2 の内容を別御してテンポラリアキュームアク 1 2 の内容を加算させる。

減算命令、比較命令、論理演算命令及び転送命令等についても上記同様である。

したがって、データ長のみ異なる同種の処理は、 同一の命令コードにより行うことができ、短い命 令器長を用いて、しかも命令セットの数を実質的

に増やすことができる。

#### (B)他の実施例

なお、上記の例では、汎用レジスタアレイでの総でについてデータ及レジスタイ』の内容が影響する場合を説明したが、例えば汎用レジスタアレイでのうち、R。~R。及びR。~R。のみがデータ及レジスタイ』の内容に関係し、汎用レジスタR。とR、については、従来のように、異なる命令により、シングルレジスタとして用いることもペアレジスタとして用いることもペアレジスタとして用いることもできるように構成してもよい。

また、第3図(B)に示す如く、データ及レジスタ4 b を 4 ピットで構成し、そのピットb . (i = 0 ~ 3) が 0 のときには R .、R . . . . がそれぞれシングルレジスタとして用いられ、 b . が 1 のときには R . と R . . . . とがペアレジスタとして用いられるように構成してもよい。

さらに、第 3 図( C )に示す如く、データ長レ ジスタ 4 cの内容が °000°のときにはビット処理、 °001°のときにはニブル処理、 °010°のときにはバ イト処理、"011"のときには 2 バイト処理、"100" のときは 4 バイト処理・・・であると解説するように構成してもよい。

例えばデータ 長 レ ジスタ 4 c の 内容 が \* 100 \* で、命令 レ ジスタ 1 の 内容が 汎用 レ ジスタ R 。から R A M 1 0 への 転送命令である 場合には、命令 デコーダ 2 は、 汎用 レ ジスタ R 。、 R 。、 R 。、 R 。の 内容を R A M I 0 の 所定 ア ド レ ス から 4 バ イ ト に わたる ア ド レ ス へ 転送させる 命令 である と 解読する。した がって、 I 命令で 4 バ イ ト 6 転送でき、 高速 処理 が 可能に なる。

他の例として、データ長レジスタ 4 cの内容がでの000°であり、命令レジスタ 1 の内容がアキュームレータ 9 と汎用レジスタ R oとの論理 機をとる命令である場合には、命令デコーダ 2 は、例えば、アキュームレータ 9 の最下位ビットと、汎用レジスタ R oの 最下位ビットとの論理 観をとる命令であると解説する。このような処理は、このワンチップマイクロコンピュータをシーケンサとして用いる場合に有効である。

### 特開平1-169537(5)

また、 選 4 の 計算の よう な用い 方をする 場合には、 データ 艮 レジスタ 4 cの 値を 1 にする ことによりニブル処理を容易に行うことができる。

すなわち、1種類のワンチップマイクロコンピュータであっても、データ長レジスタ4の内容を書き換えることにより、各種用途に合った用い方をすることができる。

また、データ長レジスタをメモリマッピングされたレジスタとして構成してもよい。この場合、データ長レジスタの音き換えは通常の転送命令で実現できる。 専用の命令を設ける必要がないため、その分、他の有効な命令を追加することが可能となる。

#### [発明の効果]

本発明に係るマイクロブロセッサでは、命令レジスタの内容とデータ艮レジスタの内容との組み合わせにより命令を解説するようになっているので、各種データ艮のオペランドに対し、1祖のオペレーションには1つの命令コードのみを設けれ

R o~ R v: 汎用レジスタ

代理人 弁理士 井 桁 貞



ばよく、実質的な命令数を極めて多くでき、そのうえ、データ長を区別するコードを命令コードに設ける必要がないのでオペレーションコードを短くすることができ、同一サイズのRONに、より多くの処理内容を持つプログラムを格納することが可能となり、さらに、処理速度を高速にすることができるという優れた効果を楽する。


#### 4. 図面の簡単な説明

第 1 図は本発明の原理説明図、 第 2 図は本発明の一実施例に係るワンチップマイクロコンピュータの要郎構成プロック図、 第 3 図は汎用レジスタとデータ及レジスタとの

#### 図中

1:命令レジスタ2:命令デコーダ3:コントローラ4:データ長レジスタ


関係を説明する図である。




発明の原理図

第1図

## 特開平1-169537(6)





汎用レジスタとデータ長レジスタとの関係説明図

第 3 図